一个FPGA工程中总是会涉及多个不同的时钟域，高频时钟必须选择可靠稳定的FPGA时钟管理单元来产生，而对于一些低速的时钟频率则可以通过分频计数来实现。本节视频从实际应用出发，先介绍了一个I2C时钟的分频实例，然后设计一个100分频的时钟，进行代码编写和仿真验证。